Hey,

weiss jemand ein gutes Tool zum Design Entry erstellen für ein VHDL Projekt?
Fürn Anfang würde State-Machine und Block-Diagramm zeichnen reichen.

Oder kann mir jemand ein anderes Tool sagen womit ich das machen kann.

hab schon bei den großen Herstellen gesehen es gibt halt kostenpflichtige LINUX Tools.. aber die frage ist dann wieder ob die in einer Wine Box laufen.

bin für jede Info dankbar